1.はじめに

 最近になってCWの自作をする事が多くなってきました。これは多種多様なものを作ってみたいという事からです。以前はSSBを作っていれば、CWは簡単だと思っていました。変調に比べたら、単なるキャリアの断続です。ところが、CWはCWで奥の深いものであると少しだけ解ってきました。

 その中で、受信機のAGCを実験するためには、CW信号を作る必要があると気が付きました。もちろん、普通のSGがあればAGCの効き具合やSメータの振れ具合は解ります。しかし、AGCの立ち上がりや立下りにはCW信号がないと解りません。しかし、実際のCW信号では不安定ですし、常に同じ条件は作れません。

 そこで、インターネットで回路や例を探し、JG2LGMさんのページにたどり着きましたが、回路がありません。以前はJA9TTT加藤さんのページにあったようですが、現在はありません。そこで半ば自己流という事で、試作したのが写真1のようなSGに付加して使用するアダプタです。

photo

写真1. このようなSGの出力を断続させるアダプタです。左がSG側で、右が出力側になります。赤いピンは5Vの入力です。

2.回路

 図1に回路を示します。信号の断続にはいろいろな方法があると思います。SGへのアダプタとしては、PINダイオードを使う方法が最もON/OFF時のレベル比がとれると思います。R&KのPINダイオードのユニットもあったのですが、他にDBMがたくさんありますので、まずはDBMで作ってみる事にしました。DBMには写真2のクラニシのP-M5を使う事にしましたが、もうクラニシは廃業してしまいましたので、同じものの入手は困難です。それどころかこの規格表すら入手できないので、ピンの配列も解りません。そのため接続実験を行い、ピンの接続を決めています。同じDBMを使う必要は全くありませんので、IFポートがDCから使えるものを選んで使用して下さい。

photo

図1. 回路図になります。(※クリックすると画像が拡大します。)

photo

写真2. DBMはクラニシのP-M5を用いましたが、DCから使えるタイプなら何でも大丈夫です。

 R&KのカタログにはこのようなDBMの使い方のノウハウが詳しく書かれています。今ではWEBでも見る事ができます。このWEBにもありますが、DBMはIFポートに直流電流を流す事で、RFポートとLOポートの間のレベル制御をする事ができます。つまり電子アッテネータになります。この場合はレベル制御ではなく電子スイッチのON/OFFですので、IFポートの電流をON/OFFすれば良い事になります。このON/OFF電流はON時には20mAで、OFF時には0mAで制御できます。DBMの種類によって多少異なるかと思いますが、大体この位のようです。

 DBMのIFポートはDCであっても50Ωにするのがセオリーです。しかし、写真3のようにしてブレッドボードを使って実験しましたが、50Ωでも数kΩでも差は見えませんでした。そこで、単なる電流制限用として1.5kΩを入れるだけとしました。電源が5Vですので1.5kΩの場合は3.3mAしか流れません。しかし試したところ、これ以上流しても性能に変化はありませんでした。そこで1.5kΩにしました。

photo

写真3. このようにして実験を行い動作を確認しました。

 制御信号は昔々のICで恐縮ですが、タイムベース用の8651Bを用いました。あくまでも実験、試作という考えでしたが、本当はPICやAVRのCPUを用いて現代的に作るべきでしょう。レアな部品ばかり使ってしまいましたが、このような測定用ツールを作ろうとする方ならば、他の部品にアレンジする事は容易と思います。ちなみに、まだ秋月電子の店頭では見かけました。

 タイミングは50ms〜6sを用いました。これは、私がどの程度のタイミングを作っておけば良いのかが良く解っていなかったため、検討をつけて作っただけです。使ってみると、もう少し全体的に短い方が良かったかと感じました。

 8651BだけではDBMをドライブする事はできません。そこで、ロジックICを用いて電流を流せるようにしました。ここでは手元にあった74HC04を使用しています。CMOSのロジックですので、4mA流せますので、パラに接続する事で余裕を持ってドライブできます。余ったという事で5パラにしましたが、2パラ程度で充分かと思います。

3.作成

 以前にハムフェアで購入した写真4のようなケースを使いました。BNCコネクタのレセプタクルとプラグが付いたものですので、このような用途にはピッタリです。制御用の電源を引き込む端子とDIPスイッチを操作する穴を開ければ良い事になります。ケースとしてはタカチのYM-65の加工品らしく見えます。内部には写真5のようにLとCが入っていましたので、外しました。

photo

写真4. タカチのYM-65らしきBNCコネクタの付いたケースです。

photo

写真5. 内部にはこのようなLCが入っていましたので、外して使っています。

 図2に示す実装図のように作成し、動作を確認します。写真6が作成した基板です。写真7はハンダ面の様子です。写真8のように、入出力のBNCコネクタのネジに直接スズメッキ線をハンダ付けし、基板を固定しました。固定というよりも、多少は宙ぶらりんの感じです。このケースでナットを使うとフタが閉まらなくなるため、タッピングビスを使っているようです。内部は写真9のようになっています。写真では解りませんが、振動で基板がケースに接触しても問題ないように、透明のシールを貼っています。写真10のようにケースに穴を開けて、タイミングの設定ができるようにしました。

photo

図2. シールド付きのジャノメ基板を用いた実装図です。(※クリックすると画像が拡大します。)

photo

写真6. 作成した基板です。

photo

写真7. ハンダ面側です。

photo

写真8. ネジにスズメッキ線をハンダ付けし、これを基板のアース部分にハンダ付けします。

photo

写真9. 基板を入れた内部の様子です。

photo

写真10. このように穴を開けましたのでタイミングの設定は簡単です。

 電源の5Vは、ピンを用いて入力するようにしています。これは私の自作SGに合わせたもので、CQ誌2005年6月号〜9月号に書いたSGに用いる前提にしています。このSGには写真11のように外部アンプ用の5V出力を付けましたので、それを利用するつもりで作りました。また、No.50で紹介したAD9851のテストボードにも同様の5V出力が付いています。

photo

写真11. 以前CQ誌に発表した自作SGです。このように5V出力を設けています。

 スペアナで7MHzの出力を見ると、測定結果1のようになりました。その差が約50dBありますので、1回目の作品としてはまずまずかと思います。これはスペアナの設定をゼロスパンにしていますので周波数が一定となり、横軸を時間軸として捉える事ができます。このように、50dBのレンジが取れている事が解ります。もっと広く出来れば良いのですが、今後の課題とします。

photo

測定結果1. スペアナをゼロスパンとして測定した結果です。50dBとれています。

4.使用感

 これだけで使うツールではありません。SGと組み合わせてAGCのテストする時に威力を発揮します。

 このツールのお陰で、受信機のAGCの弱点が簡単に見えてしまいました。これまでは、ちょっとリリースタイムが長過ぎるかな・・と感じる程度でしたが、オシロで受信機の出力を確認すると「こりゃダメだ・・」と一発で理解できます。理解できれば次のステップに進めますし、対策を考えたり、比較する事も簡単です。

 ON/OFF時の差が50dBですので、使ってみると全く問題はないのですが、どうせならもっと広く・・とは常に思うことです。いっその事、バースト信号専用のSGを作ってしまうのも一つの方法かと思っています。